Hpe_JTAG wird mit einem optionalen USB-JTAG-Kabel geliefert und unterstützt neben den obligatorischen JTAG-Instruktionen SAMPLE, EXTEST, BYPASS auch INTEST sowie beliebige JTAG-Registerzugriffe. Um dem Nutzer das Auffinden relevanter Signale zu erleichtern, können Signalnamen aus während der FPGA-Synthese generierten BSDL- oder Pin-Files importiert werden. Dadurch lässt sich auf einen Blick prüfen, ob beispielsweise Konfigurations-, Reset- und Enable-Signale richtig gesetzt wurden, Clock-Eingänge toggeln oder Daten- und Adressbusse auf einem bestimmten Wert fest hängen. Im Gegensatz zu einer Messung mit dem Oszilloskop oder einem Logic Analyzer wird hierbei die beobachtete Hardware in keiner Weise beeinflusst.
Darüber hinaus erlaubt ein Python Scripting Interface die einfache Anpassung des Werkzeugs an kundenspezifische Anforderungen, die Automatisierung repetitiver Aufgaben und das spätere Nachrüsten von Funktionalität. Dadurch sind der Fehlersuche auf Leiterplatten mit Hilfe von Hpe_JTAG kaum Grenzen gesetzt. Unterstützt werden de facto alle denkbaren Szenarien, die JTAG-Zugriffe voraussetzen.
Eine kostenlose Demo-Version von Hpe_JTAG steht für Interessenten unter http://www.ge- research.com/hpe_jtag.html zum Download bereit. Die Vollversion ist während der embedded world 2009 zum Einführungspreis von 359,- Euro, danach für 399,- Euro zzgl. MwSt. erhältlich.