Dieser Baustein basiert auf dem seit 2003 verfügbaren VPC3+CLF und bietet zusätzlich zu dessen bekannten Eigenschaften (DP-V0/V1/V2-Funktionen, 4 kB RAM Speicher ) ein serielles Interface für SPI oder I2C Kommunikation. Besonders hervorzuheben ist die neue Gehäusebauform, die aufgrund der Anforderungen nach Low-Power und 3,3V Spannungsversorgung ein Chip-Design in kleineren Strukturen ermöglicht. Der VPC3+S wird - verpackt in ein BGA-Gehäuse mit 6x8mm Kantenlänge - als "weltweit kleinster PROFIBUS ASIC" beworben.
Zielapplikationen finden sich aufgrund der bereits limitierten Leiterplattenfläche z.B. in Encoder-Produkten oder Sensoren.
Anwendungen, die bislang den VPC3+CLF oder SPC3 verwenden, können weiterhin das parallele Interface und bestehende Firmware verwenden.
Für die anwenderfreundliche Nutzung der neuen Funktionen, u.a. einer Hardware-PLL für DP-V2 IsoM, ist eine erweiterte Version des eingeführten Software-Stacks verfügbar. Zur Unterstützung redundanter Slave-Applikationen mit einem oder zwei Micro-Controllern werden ebenfalls entsprechende Softwareversionen angeboten.
Die ersten Muster werden Anfang des 2. Quartals 2009 verfügbar sein, Serienlieferungen erfolgen ab Mitte 2009.
Zielapplikationen finden sich aufgrund der bereits limitierten Leiterplattenfläche z.B. in Encoder-Produkten oder Sensoren.
Anwendungen, die bislang den VPC3+CLF oder SPC3 verwenden, können weiterhin das parallele Interface und bestehende Firmware verwenden.
Für die anwenderfreundliche Nutzung der neuen Funktionen, u.a. einer Hardware-PLL für DP-V2 IsoM, ist eine erweiterte Version des eingeführten Software-Stacks verfügbar. Zur Unterstützung redundanter Slave-Applikationen mit einem oder zwei Micro-Controllern werden ebenfalls entsprechende Softwareversionen angeboten.
Die ersten Muster werden Anfang des 2. Quartals 2009 verfügbar sein, Serienlieferungen erfolgen ab Mitte 2009.
